FPGA 通过千兆网UDP向上位机传送摄像头采集的视频流，并在上位机使用QT开发应用接收。

该项目是春季班第一阶段学习需要完成的项目

设计核心点，或者创新点有如何使用FIFO来做跨时钟处理，并做16到8的位宽变换

另外QT接收视频对学员也是一个很好的锻炼，因为FPGA开发肯定会遇到与上位机通信，其中千兆网可能是除PCIE之外最高效的方案

相关代码发布在中国码云，欢迎索取：王老师 13908037655 https://gitee.com/mikoxxx/fpga

天川院FPGA阶段项目介绍

介绍

随心记录我的FPGA路程。

软件架构

verilog + xilinx + modelsim + ov5640 + 正点原子-达芬奇开发板

项目简介

该项目源自于，正点原子-达芬奇开发板的ov5640_udp_pc项目。通过UDP传输摄像头数据到上位机。上位机使用QT进行开发。QT项目具体参考此大佬的项目：https://gitee.com/ha-ha-da_3_0/study—tianchuan-academy

修改点： 1. 原来的传输方式为：从摄像头拿到一个字节的数据，放入FIFO（写与读都是8bit），然后取出之后直接进行UDP组包传输。 现在的传输方式为：当摄像头传输了两个字节的数据，进行拼接，再放入FIFO（写：16bit 读：8bit），然后取出之后直接进行UDP组包传输。

2.为了测试方便，在start_transfer_ctrl.v中，将传输使能自动打开了。无需按原来的方法（需要在正点原子的上位机先打开一次，才能收到数据）

如果觉得有用，麻烦点个星再走，谢谢了！！！！